| Autor |
Mesaj |
Nasu'
Detinator
Data inscrierii: 10/Sep/2007
Mesaje: 612
Localitate: ARAD |
|
 Cursul 10 |
 |
 |
 |
Aspectele fundamentale ale Proiectarii Sistemului
de Memorie Virtuala
- Dimensiunea blocurilor de informatii care se transfera de la memoria secundara la
memoria principala M
- Blocul de informatii adus in M, iar M este plin, atunci o regiune din M trebuie
eliberata pentu a face loc noului bloc -> politica de inlocuire;
- Care regiune din M trebuie sa fie ocupata de catre noul bloc? -> politica de plasare;
- Elementul care lipseste este extras din memoria secundara numai la aparitia unei erori
( page fault) -> politica de cereri de incarcare;
Organizarea pe pagini
Spatiul de adrese virtuale si fizice este partitionat in blocuri de dimensiuni egale
pagini cadre de pagini
Maparea Adreselor
V = {0,1,….,n-1} spatiul adreselor virtuale;
M = {0,1,….,m-1} spatiul adreselor fizice;
MAP : V -> M ∪ {0} functia de mapare a adreselor n > m
MAP(a) = a’ daca data de la adresa virtuala a este prezenta in cea fizica a’ si a’ in M
= 0 daca data de la adresa virtuala a nu este prezenta in M
adresa fizica Sistemul de
Operare efectueaza
acest transfer
Organizarea pe pagini
Adrese Virtuale si Memoria Intermdiara
Este necesar un acces suplimentar la memorie pentru a translata AV in AF
Aceasta face accesul la memoria intermediara exterm de costisitor, iar aceasta bucla
interna-primara trebuie sa fie executata cat mai repede;
LATERAL (aside): De ce trebuie accesata memoria intermediara cu AF? Memoriile
intermediare pentru AV au probleme!
Sinonim/problema alias: doua adrese virtuale diverse se mapeaza in aceeasi adresa fizica
=> doua intrari deosebite “cache� pastreaza data pentru aceeasi adresa fizica!
Pentru actualizare: trebuie actualizate toate intrarile�cache� cu aceeasi adresa fizica sau
memoria devine inconsistenta;
Aceasta decizie necesita un hardware substantial, in esenta o cautare asociativa pe
etichetele adreselor fizice pentru a vedea daca exista succese (hits) multiple; sau
limita sinonima fortata hardware: acelasi lsb pentru AV si AF > măsură “cacheâ€Â�
TLB Translation Look-Aside Buffer
O modalitate de accelerare a traducerii consta in întrebuințarea unui “cacheâ€Â� special pentru
intrarile in tabela de pagini cele mai recent utilizate, care are numeroase nume, cel mai
frecvent fiind: TLB Translation Look-aside Buffer
Timpul de acces la TLB este comparabil cu momentul de acces la memoria intermediara
(mult mai mic decat timpul de acces la memoria principala)
Tampoane Translation Look-Aside
Ca si oricare memorie “cache�, TLB poate fi organizat complet asociativ sau prin mapare
directa . TLB sunt, de regula, de mărimi mici cu 128-256 intrari/locatii chiar pe
sistemele mari. Aceasta îngăduie organizarea perfect asociativa. Sistemele de capacitate
medie folosesc organizarea asociativa pe seturi cu n cai
Reducerea timpului de traducere/translatare
Sistemele cu TLB merg mai departe cu un pas in ceea ce priveste reducerea numarului de
cicluri/accese la “cache�.
Ele suprapun accesele la “cache� cu accesele la TLB.
Aceasta metoda functioneaza pentru că bitii superiori ai AV sunt utilizati pentru cautare
in TLB, in timp ce bitii inferiori sunt folositi ca index in “cache�
Accesele suprapuse la “Cache� si TLB
Probleme privind accesul suprapus la TLB
Accesul suprapus functioneaza cat timp bitii de adresa utilizati pentru indexarea in
“cache� nu se schimba, ca rezultat al traducerii/translatarii AV
Aceasta limiteaza lucrurile la memorii “cache� de dimensiuni mici, pagini mari sau
memorii “cache� mari asociative pe seturi cu n cai, daca se doreste o memorie “cache� de
mari dimensiuni.
Exemplu: Se considera ca nimic nu se modifica cu exceptia capacitatii memoriei “cache�:
de la 4 Kbaiti la 8 Kbaiti
TLB, Memoria Virtuala
- Memoriile intermediare, TLBurile, Memoria Virtuala sunt intelese prin examinarea
urmatoarelor 4 specte:
1.Unde poate fi plasat un bloc? 2.Cum poate fi gasit un bloc? 3.Care bloc este inlocuit
in caz de insucces? 4.Cum sunt rezolvate scrierile?
- Tabelele de pagini mapeaza AV in AF
- TLB sunt importante pentru traducerea/translatarea rapida
- Insuccesele TLB sunt importante pentru performanta procesorului (cele mai multe
sisteme nu pot accesa memoriile intermediare de pe nivelul 2, fara insuccese TLB)
- Memoria Virtuala a fost controversata cu ani in urma: se pot rezolva prin software
cerintele diferitelor programe in conditiile unei memorii de 64KB?
Cresterea capacitatii DRAM de 1000 de ori a rezolvat problema
- Actualmente MV încuviințează mai multor procese sa partajeze o singura memorie fara
necesitatea unui “swap� pentru toate procesele pe disc; protectia MV este mai
importanta decat ierarhia de memorii
- Timpul UCP este o functie de numarul de operatii/s si numarul insucceselor la
“cache�- f(numarul de operatii/s si numarul insucceselor la “cache� )- si nu numai de
numarul de operatii/s – f(numarul de operatii/s) |
_________________
Respecta si Vei fi Respectat By Nasu' Bafta!!! |
|
| 13/05/2009 00:27 |
   |
|
|
|
Nu puteti crea un subiect nou in acest forum
Nu puteti raspunde in subiectele acestui forum
Nu puteti modifica mesajele proprii din acest forum
Nu puteti sterge mesajele proprii din acest forum
Nu puteti vota in chestionarele din acest forum
|
Powered by phpBB © 2001, 2005 phpBB Group
Fa-ti si tu propriul forum GRATUIT, pe www.myforum.ro
|
|
